1月份，pci-sig組織正式發(fā)布了pcie 6.0標(biāo)準(zhǔn)規(guī)范，帶寬繼續(xù)翻倍，x16單向可達(dá)128gb/s，而且升級(jí)了pam4脈沖調(diào)幅信令、fec前向糾錯(cuò)機(jī)制、flit流量控制單元編碼，是歷代變化最大的一次。
此前，rambus曾全球首個(gè)發(fā)布了完全符合pcie 6.0的控制器，支持全部新特性。
現(xiàn)在，日本瑞薩電子又發(fā)布了全球首個(gè)pcie 6.0標(biāo)準(zhǔn)的計(jì)時(shí)方案，包括11款時(shí)鐘緩沖器(clock buffer)、4款多路復(fù)用器(multiplexer)，以及時(shí)鐘發(fā)生器(clock generator)，為數(shù)據(jù)中心、云計(jì)算、網(wǎng)絡(luò)、高速工業(yè)應(yīng)用提供完整的產(chǎn)品線。
瑞薩稱，pcie 6.0帶寬提升的同時(shí)，要求時(shí)鐘抖動(dòng)(clockjitter)不超過100fps rms，而瑞薩的rc190xx系列時(shí)鐘緩沖器、rc192xx系列多路復(fù)用器時(shí)鐘抖動(dòng)僅僅4fps rms，等于幾乎沒有任何噪聲。
同時(shí)，輸入輸出延遲為1.4ns，輸出輸出偏差為35ps，電源電壓抑制比(psrr) -80db@100khz，都可以保證充分的系統(tǒng)穩(wěn)定性，并支持?jǐn)嚯娙萑?pdt)、彈性啟動(dòng)序列(fss)，以確保一場(chǎng)系統(tǒng)狀態(tài)下的穩(wěn)定性。
此外，功耗也比前代產(chǎn)品降低了30%。
瑞薩的pcie 6.0時(shí)鐘緩沖器可選4、8、13、16、20、24輸出，多路復(fù)用器可選2、4、8、16輸出，封裝尺寸都僅僅3×3毫米。
(原標(biāo)題：瑞薩全球首發(fā)pcie 6.0計(jì)時(shí)方案！3×3毫米)